您的当前位置:首页正文

3.3V CMOS工艺下5V电源轨的ESD箝位电路

来源:爱够旅游网
3.3V CMOS工艺下5V电源轨的ESD箝位电路

陈迪平;董刚

【期刊名称】《西安电子科技大学学报(自然科学版)》 【年(卷),期】2018(045)005

【摘 要】基于传统栅极接地NMOS静电放电电源箝位结构,针对5 V供电情况,通过电平移位及低漏电流续流措施,实现了3.3 V CMOS集成电路工艺条件下5 V电源轨的新型静电放电箝位电路,避免了高压工艺造成的成本增加.该电路采用分级驱动及分级泄放措施,降低了正常工作时电源箝位电路的漏电流.采用中芯国际0.18μm CMOS集成电路工艺库模型,仿真验证了电路的正确性;流片结果通过了人体模型±4000 V测试,该电路可成功用于5 V电源轨静电放电保护. 【总页数】6页(P96-101) 【作 者】陈迪平;董刚

【作者单位】湖南大学 物理与微电子科学学院 ,湖南 长沙 410082;湖南大学 物理与微电子科学学院 ,湖南 长沙 410082 【正文语种】中 文 【中图分类】TN495 【相关文献】

1.从USB端口为便携式设备提供3.3V和5V电源 [J], Maxim公司 2.5V电源改成3.0V或3.3V电压输出 [J], 林熙

3.利用USB端口为便携式设备提供3.3V和5V电源 [J], 吴康

4.从5V电源获得3.3V的电路 [J], 吕甲

5.独立电源输出更稳定——5V、3.3V、12V 独立供电 [J], 天晴;

因版权原因,仅展示原文概要,查看原文内容请购买

因篇幅问题不能全部显示,请点此查看更多更全内容